处理中...

首页 > 资料大全 > 技术资料 >

东芝为嵌入式SRAM开发低功耗技术

东芝为嵌入式SRAM开发低功耗技术
来源:21ic 时间:2013-02-25

21ic讯 东芝公司(Toshiba Corporation)日前宣布为智能手机等移动产品的嵌入式SRAM应用开发创新型低功耗技术。新技术运用了位线功耗计算器(BLPC)和数控保持电路(DCRC),可降低室温(RT)和高温(HT)等温度条件下的有功及待机功耗。经证实,温度为25°C时,该技术样品将有功功耗和待机功耗分别降低了27%和85%。

2月20日,东芝于加州旧金山召开的2013年国际固态电路会议(2013 International Solid-State Circuit Conference)上展示了该项开发成果(1)。

要想延长电池寿命,就需要降低高性能与低性能模式(MP3解码、后台处理等)下的功耗。由于低性能应用的工作频率仅需几十兆赫,因此SRAM温度保持在室温上下,此时的有功及漏电功耗相当。鉴于此,关键就在于将高温下的有功及待机功耗降至室温下的有功及待机功率。

东芝的新技术采用了BLPC和DCRC。BLPC通过重复位线监控环形振荡器的频率,进而预测位线的功耗。它通过监控SRAM静止电路的电流消耗情况来实现某些情况下SRAM有功功耗的小化。DCRC可大幅降低保持电路的待机功耗,定期自动激活,以更新保持驱动器缓冲器的大小。

东芝将继续开发技术,为移动产品贡献高性能、低功耗系统LSI。