处理中...

首页 > 资料大全 > 技术资料 >

FDSOI技术推进SoC微细化至10nm工艺 无需3D晶体管

FDSOI技术推进SoC微细化至10nm工艺 无需3D晶体管
来源:日经技术在线 时间:2012-12-25

近日意法半导体(ST)已开始面向28nm工艺SoC量产的完全耗尽型SOI(fullydepletedsilicononinsulator:FDSOI)技术,使得作为智能手机及平板电脑等移动产品心脏的SoC(systemonachip),在推动其低成本化和高性能化的微细化技术又有了新选择

SoC(systemonachip)是智能手机及平板电脑等移动产品的心脏。推动其低成本化和高性能化的微细化技术又有了新选择。那就是近意法半导体(ST)已开始面向28nm工艺SoC量产的完全耗尽型SOI(fullydepletedsilicononinsulator:FDSOI)技术。

如果采用FDSOI技术,无需使晶体管立体化便可继续推进SoC微细化至10nm工艺左右。由于可以沿用原有半导体制造技术和设计技术,因此无需很多成本即可继续推进微细化(图1)。对于希望今后仍长期享受SoC微细化恩惠的设备厂商等来说,这将是很好的选择。

在成本和性能方面优于FinFET

FDSOI是用很薄的氧化膜(buriedoxide:BOX)将晶体管的管体(沟道)和Si基板隔开,将管体减薄至几nm厚,从而使沟道完全耗尽的技术(图2)注1)。这与沟道立体化以使其耗尽的三维晶体管(FinFET)一样,能够有效抑制随着栅极长度变短、漏电流增大的短沟道效应。

注1)沟道耗尽是指变成电子和空穴等载流子基本不存在的状态。

FinFET不具备而FDSOI具备的优点是能够跟原来的BulkCMOS技术一样保持平面晶体管的构造。FDSOI与FinFET相比,“制造工序减少,工艺成本大幅降低,还能直接沿用BulkCMOS的设计技术”(意法半导体设计与服务执行副总裁PhilippeMagarshack)。

制造FDSOI需要比Si基板贵的SOI基板,因此制造成本与BulkCMOS差不多。能使用原有设计技术是与需要大幅改变设计工具和电路布局的FinFET的区别。因为能减小电路设计方面的限制,集成度也容易提高。

 

 

图1:14nm工艺以后仍保持平面晶体管

意法半导体将采用FDSOI技术使平面构造的晶体管延续到10nm工艺。2014年将量产14nm工艺技术,2016年将量产10nm工艺技术。

 

 

图2:能够兼顾低成本和高性能