处理中...

首页 > 资料大全 > 技术资料 >

台积电2013年将采用FinFET技术 打造16/10nm制程

台积电2013年将采用FinFET技术 打造16/10nm制程
来源:中国电子网 时间:2012-09-12

台积电先进制程布局火力全开。除20奈米(nm)已先行导入试产外,台积电2013~2015年还将进一步采用鳍式场效应晶体(FinFET)技术,打造16、10奈米制程;同时亦可望推出18寸(450mm)晶圆样品制造设备,全力防堵三星(Samsung)及格罗方德(GLOBALFOUNDRIES)追赶。

台积电执行副总经理暨共同营运长刘德音表示,台积电正致力于构建完整的半导体产业生态系统,从而加速产业技术创新。

台积电执行副总经理暨共同营运长刘德音表示,扩增实境(AugmentedReality,AR)、行动汇流(MobileConvergence)、无所不在的连结(UbiquitousConnectivity)、云端运算和物联网(IoT)五大发展趋势兴起,半导体产业在制程、IC设计、 电源 管理与软体服务方面均要革新。其中,晶圆制程演进更至为关键,将有助业界设计高效能与低功耗兼具的半导体解决方案,以依循摩尔定律(Moore’sLaw)脚步。

刘德音指出,台积电已拟定一套完整作战计划,强攻20奈米以下先进制程,并规画旗下超大晶圆(GIGAFAB)12和14厂全力冲刺20、16及10奈米晶圆产能。目前,基于高介电常数金属闸极(HKMG)的20奈米制程正展开试产,并将于今年底前展示具体市场成果;下一阶段则将在2013年部署FinFET16奈米制程,并于2014年商用量产。

至于10奈米方面,台积电亦选定FinFET技术做为基石,并将导入极紫外光(EUV)混搭双重曝光(DoublePatterning)的生产模式,同时撷取两种制程优势,加速晶圆产出时程和降低开销。

台积电研发副总林本坚分析,晶圆代工业者原先规画在20奈米世代就引进EUV微影制程;然而,EUV生产成本惊人且相关设备至今难产,遂导致制程技术发展延宕。预计在2015年步入10奈米世代后,才会突显出EUV技术的必要性。

值得一提的是,台积电综合制造成本与客户需求考量,同一片10奈米晶圆部分制程仍将沿用双重曝光方式。林本坚指出,虽然EUV仅须曝光一次,生产效率高,但机台昂贵将加重生产成本;因此,在不同的光罩层搭配双重曝光技术,方能改善成本结构加速商用。

至于10奈米以下制程,林本坚认为,届时EUV技术将更臻成熟,成本也大有改进,更适合用来提升10奈米以下晶圆生产效率。不过,到时候多重电子束(MultiE-Beam)也可望突破技术桎梏,成为晶圆代工业者另一个选择;台积电将密切观察两项技术进展,并审慎评估生产效益,择其一切入7奈米制程研发。

在此同时,台积电亦揭橥2013~2018年18寸晶圆发展的阶段性目标。台积电十二寸厂营运副总经理王建光透露,该公司快将于2013~2014年推出18寸晶圆样品制造工具,随后于2015年提供 测试设备 (DemoTool);整段18寸晶圆产线则预定在2016~2017年完成,并于2018年正式启动量产。

显而易见,台积电今年积极参与G450C联合组织(Global450Consortium),并大洒银弹入股半导体设备大厂--艾司摩尔(ASML),分头从18寸晶圆制程标准、机台研发方向着手,成效已逐渐浮现。

王建光强调,除与国际大厂协商18寸晶圆发展共识外,台积电也戮力拉拢台湾半导体材料、设备、电子设计自动化(EDA)与封测服务供应商,开发一套独特18寸晶圆制作模式,实现差异化布局。2018年后,FinFET10奈米将以18寸晶圆形式产出,大幅缩减晶片成本与功耗;同时降低晶圆制作过程中的水、电营运开支,进一步强化台积电的市场竞争力。