处理中...

首页 > 资料大全 > 技术资料 >

硬体模拟风头劲,为你解析EDA大厂的“小动作”

硬体模拟风头劲,为你解析EDA大厂的“小动作”
来源:CTIMES 时间:2016-02-29

硬体模拟在这一两年成了EDA(电子设计自动化)市场为热门的话题,三大EDA业者在这方面也开始强化推展力道,像是Cadence(益华电脑)在去年所推出的Palladium Z1便是一例。然而,明导国际也不甘示弱,在2016年二月,也祭出新一代产品的应用程式,希望能进一步加速各类系统的硬体模拟的时间与降低成本。

就产品的硬体概念而言,Cadence与明导的设计思维,都是由自行开发晶片开始,然后到发展完整的硬体系统,透过连网功能,让晶片开发团队可以不受时空限制,达到无缝接轨与交流,与此同时,系统本身也能一次进行多个开发专案,而不受时间不足与资源局限等因素所影响。

明导国际硬体模拟部门产品市场经理Gabriele Pulini表示,硬体模拟相较于软体的作法,不论是性能或是分析能力,都形成了相当大的差距,这一点也受到不少客户的信赖,但关键还是在于整个生态系统能否帮忙,尤其是处理器核心IP供应商的协助,如ARM与Imagination这两家主要的供应商,就与明导在硬体模拟领域合作了有数年以上的时间。

他更指出,在未来,硬体模拟的发展,不单聚焦在处理器、绘图处理器、网路与储存等基本功能,更应该从应用的角度切入,像是车用电子、物联网与行动装置等,也必须一并思考。像是智慧型手机的跑分程式,安兔兔的成绩表现,EDA业者是否也能一并满足?基于这样的声音,明导推出一系列的应用程式,希望能协助客户在晶片或是在系统开发上,能更为贴近不同应用市场的需求,所以在可预见的未来,硬体模拟将会进入“应用纪元”。

尽管如此,如何降低晶片设计流程的时间与成本,还是整个产业所要共同面临的问题,Gabriele Pulini以DFT(可测试性设计)为例,该流程所扮演的角色是进入测试阶段时,要为晶片进行功能应用测试,但如果采用明导的Veloce DFT,不论是在Wide I/O、感测器或是在绘图运算,都能达到上千倍效能以上的成长。

谈到硬体模拟的发展方向,已有竞争对手推出企业等级的解决方案,对此,Gabriele Pulini进一步指出,明导早在2012年,就已有这样的产品线,对手也随之跟进,这表示明导所看到的方向其实是对的。而在过往,EDA的目标客群一向是IC设计业者,但既然将目光看到了应用层面,Gabriele Pulini也不排除将解决方案销售给OEM或是ODM业者,毕竟像是物联网系统设计,就会需要考量到系统功耗、通讯协定与沟通等因素,明导的方案的确也很适合这类系统的开发。