处理中...

首页 > 资料大全 > 解决方案 >

明导宣布支持三星14nm IC制造工艺的综合设计

明导宣布支持三星14nm IC制造工艺的综合设计
来源:EEWORLD 时间:2012-12-25

俄勒冈州威尔逊维尔,2012年12月21日—— 明导 公司(Mentor Graphics Corp,纳斯达克代码:MENT)今天宣布,用以支持 三星 14nm IC制造工艺的综合设计、制造与后流片实现(post tapeout)平台问世,这一平台能够为客户提供完整的从设计到晶圆的并行流程,使早期加工成为可能。完全可互操作的Mentor®流程可帮助客户实现快速设计周期和晶圆生产的一次性成功。

明导专门用于三星14nm晶圆优化的解决方案,包含设计规则检查(DRC)、LVS查验、提取、可制造性设计(DFM)和先进填充等功能的Calibre®平台,以及Tessent®可测试性设计(DFT)套件和良率分析工具。

“三星和明导合作加速设计实现与制造合作优化技术已经有多年了,我们在14nm 节点上的合作比以往更加重要。”三星电子公司器件解决方案部与系统LSI基础设施设计中心高级副总裁Kyu-Myung Choi博士表示。“14nm的设计规则极其复杂,在引入了FinFETs以及双重图形(DP)层后。在目标晶圆代工厂的制造工艺中,物理设计、验证和测试工具这三者的紧密协调至关重要。由于三星还在自己的IC开发中使用了明导的Calibre解决方案,所以使用它的设计师将能得到精确及时的反馈,以便实现设计流程的同步优化。”

Calibre平台创建了分解后的双重图形(DP)版图,符合三星所有14nm光刻技术的要求,并且专为三星的掩模综合和OPC工艺作了微调,后者在14nm中的工艺也由明导提供。这一平台还能快速向设计师提供关于FinFETs复杂设计规则的反馈信息,并就消除DFM光刻差错提供具体指导,以便更快、更精确地修复差错。用于LVS和提取的Calibre工具经过了校准,以确保符合三星FinFETs的精确设计和寄生模型,消除使用其他工具可能产生的有重大影响的“重复计数”。而且,Calibre SmartFill还通过智能布局填充结构以实现平面性来确保在设计中不会出现CMP问题,同时小程度的减少时序问题。

之前在Tessent单元识别(cell-aware)测试工具方面的合作,提高了14nm的新单元内部结构的测试质量,并且提高了测试向量压缩,从而控制较大的14nm晶圆设计的测试成本。明导与三星还通过在Tessent工具与Calibre图形匹配设施之间交换信息,在设计收尾过程中利用生产测试诊断来迅速识别并消除因设计原因造成的良率限制问题。

“明导与三星通过紧密合作,已经能够为我们的客户提供与三星14nm制造工艺并行的所有必要的平台技术。”明导国际副总裁兼硅晶设计部总经理Joseph Sawicki表示。“为了提供能够符合14nm一切要求的设计生态系统,这种层次的合作是绝对必要的。”

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 22000次
2 1N4001 0.19MB 17867次
3 DAC1220E 0.95MB 15865次
4 EP1C6Q240I7N 2.47MB 15822次
5 GRM32RR71H105... 0.10MB 14004次
6 DR127-3R3-R 0.72MB 11680次
7 DMG2305UX-7 0.40MB 9279次
8 DMP2008UFG-7 0.24MB 9067次
9 DS1337U+ 0.28MB 9064次
10 DX4R105JJCR18... 0.26MB 8981次