|
“Is
ASIC
dead ?”这是刚刚落下帷幕的2013“深圳（国际）集成电路创新与应用展”（China IC Expo，简称CICE）上业界热议的一个话题。的确，现如今FPGA越来越“强势”，越来越多地将ARM核、MCU、DSP等融合进来，在性能和功耗上对ASIC进行全面围堵。不只如此，当硅制造技术进入到28nm甚至更低节点时，芯片制造动辄上百万美金的NRE费用也让系统设计公司吃不消。面对残酷的现实，占全球ASIC市场份额位（2012占全球13.8%）的富士通半导体将如何应对？
图1. 富士通半导体参展CICE并做演讲。 ASIC在高性能应用领域不可替代 “标准ASIC市场低增长的一个原因是其小批量、低复杂度的细分市场正受到来自FPGA和ASSP的挤压，而另一个原因是许多企业（客户）并不希望等待9至12个月以设计标准单元ASIC原型。例如台湾、中国大陆等地的客户往往不会等待标准单元ASIC设计，而是喜欢直接采用ASSP，即使在性能上会有一些损失。”富士通半导体市场部副经理陈博宇（Alex Chen）在CICE同期举办的IC制造与 设计服务 论坛上表示。 此外，对于ASSP制造商，其收入可以从多个客户中获得，而对于ASIC制造商，收入仅来自单一客户，而技能精湛的设计工程师却日益短缺。因此许多IC厂商将目光投向了ASSP而不是标准单元ASIC。 而在高性能应用领域，情况就完全不同了。举例来说，比较40nm工艺下相似功能的芯片面积，如下图2所示，可以看到在线宽相同的条件下，采用FPGA 设计的芯片面积会比采用ASIC大很多，ASIC的优势非常明显。 图2. 40nm工艺下相似功能FPGA和ASIC芯片面积比较。 虽然ASIC现在正受到来自FPGA和ASSP的夹击，但在高性能应用领域，只要有量和足够的设计能力，ASIC的优势还是非常明显。去年轰动一时的某FPGA大厂在华为的合同额降低很厉害就是一个例证，原因是华为很大部分的FPGA项目改用了ASIC设计！ “从现在开始，ASIC的市场将呈现一个健康稳定的发展态势。以前富士通半导体的ASIC收入很大一部分来自日本市场，不过未来诸如佳能、索尼、夏普等这些日本厂商将会减少购买，而与此对应的是中国厂商正不断在网络、存储、高性能服务器领域等高端市场扩张版图。因此富士通半导体现在所要做的是将先进的高端ASIC设计服务更多地扩展到中国。” 陈博宇指出。 在先进节点上的积累：28nm的 30个tape out和7个量产… 早在上世纪90年代，富士通半导体就在中国大陆开始推广ASIC方案和设计服务。针对不同时期不同的市场需求，富士通半导体都有与之相适应的ASIC方案和设计服务，如下图3所示为富士通半导体技术路线图。40nm以上工艺产品当前还是在富士通自己的晶圆厂生产，而40nm以下的产品则是和全球大代工厂台积电（TSMC）合作。 图3. 富士通半导体工艺技术路线图。 和TSMC的密切合作是富士通半导体能够带给高性能应用厂商的高价值之一，陈博宇指出：“TSMC拥有世界上先进的硅制造技术，再加上富士通半导体的Know-How，您将比其他厂商（非富士通半导体客户）更优先地使用到世界上先进的半导体工艺制程。” “2012年，富士通半导体已经将成熟量产的28nm先进半导体制造技术带给了中国高端SOC设计厂商，客户的反应非常好。截至目前，我们在28nm工艺上的Tape out数量已经达到30个，其中7个项目已经量产。而且今年即2013年，我们有2个20nm的项目正在进行中。这些合作使我们在对制程的管理和优化、良率（yield）的控制和提升方面积累了大量经验。这些经验不只是富士通半导体的财富，对客户也是具有非常重要的意义。”陈博宇进一步补充道。 高质量、宽泛、一站式IP解决方案 ASIC的一个关键特点就是其复杂性（Complexity），随着系统越来越复杂，对于IP有着宽泛和可靠性方面的要求，使用量也越来越大。种类齐全的经过验证的一站式IP供应是富士通半导体带给高端SoC客户的又一独特价值。如下图所示，SOC设计中需要各种类型的IP，例如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等，富士通半导体都有与之相应的IP积累。 图4. 富士通半导体提供一站式IP解决方案。 富士通半导体的IP分为两种，一种是富士通半导体自己开发的IP，另一种是从第三方购买的IP。在IP的管理上，富士通半导体有它独特的方法，即IPV (IP Verification flow)，遵循这样独特的设计和验证流程就可以保证打上富士通Logo的IP质量。这样就在客户和第三方IP提供商之间又加了一道保险。 “富士通半导体本身是一个IDM的公司，我们有自己的产品，本身就会考虑到自己产品量产的质量，所以会做很严格的质量管控，在自己的产品上做验证。经过富士通整个大的平台的验证，IP的质量肯定会更有保证。” 陈博宇补充。 此外，富士通半导体经过严格评估和量产验证的IP能够省去客户为寻找各个IP而去和不同IP供应商谈判的时间。由于富士通半导体有很多合作伙伴，拥有非常大的客户群，因此能够拿到更具优势的价格，这对资金压力巨大的SoC设计厂商来讲无疑非常重要。从芯片的风险角度讲，一旦芯片出现IP的质量问题，客户也无需为此而在各个IP供应商之间周旋。从成本角度，富士通半导体所提供的打包IP方案也会帮助节省客户初期的IP 投入。 系统方案帮助客户专注于核心设计 当半导体工艺节点从65nm向下发展到16/14nm的过程中，ASIC设计的成本增长是巨大的，现在动辄上百万的NRE费用可是失败不起的，这样SoC的系统前期验证就变得非常重要。不过，不用担心，富士通半导体已经为您准备好了SoC验证平台。如下图6所示，这包括ARM-SoC Platform和系统原型开发套件（System prototyping kit）。 图5. 富士通半导体Cortex-A15系统方案。 这里以Cortex-A15 SoC平台为例。系统原型开发套件可以对Cortex-A15平台以及集成IP如CPU和外设进行评估。在ASIC开发之前的早期验证期间对IP的质量和互操作性进行评估，包括：PCIe/SATA/USB3.0/GbE。CPU效能的评估：Cortex-A15，R4F，M3。还能提供S / W开发：样品的Linux驱动程序和OS移植服务。 特别值得一提的是，上图中的系统方案中红色字体表示的部分如PCIe/SATA/USB3.0/GbE等，都是富士通半导体自己的产品，这就保证了外设的完整性，消除了在系统兼容性等方面的影响。 “以前客户自己搭平台验证，费时又耗力。现在有了这样的平台将会大大缩短SoC设计前期的验证时间，包括客户自己搭平台的时间也节省了。客户只需要完成系统设计中核心的部分，剩下的富士通半导体帮您搞定。另外，除了Cortex-A15 SoC平台，富士通半导体还有Cortex-A9 SoC平台等，未来还将继续发展其他的ARM核系列平台。” 陈博宇介绍说。 在高性能应用领域的成功案例 本届CICE富士通半导体的展台展示了过去3年富士通半导体的ASIC设计服务在高性能应用领域取得的一系列令人瞩目的成绩， 这包括：内含富士通半导体ADC/ DAC IP的ASIC产品支持40G、100G、400G 波分复用网络（DWDM）和测试仪表市场，工艺节点从65nm——40nm——28nm，有多个电信设备行业的顶级客户采用了该公司的技术并成功实现量产。 在通信领域，富士通半导体是目前100G/400G波分复用网络的的核心IP和ASIC方案提供商， 并且还在创造新的记录，2013年首个28nm 80G～100G ADC/ DAC IP也将诞生，成为推动100/400G网络商用的重要力量。 在消费市场，富士通半导体的世界上个采用28nm HPL（高性能低功耗）工艺的LTE/3G/2G 基带LSI，用于手机。由于特别使用了富士通半导体开发的低功耗methodology，使其降低了30%的动态功耗。在设计方面，此基带LSI还采用了富士通半导体的一系列的IP，包括ARM Cortex、DigRFV3、V4、HSIC、USB2.0… 富士通半导体的SPARC CPU在国际上高性能计算领域很有代表性。SPARC64 X是与ORACLE合作开发的第10代处理器，含有16个内核的多核多线程处理器，是属于的。 图6. 富士通半导体的28nm技术目标市场。 随着中国设计能力的提升，这些目前还很先进的技术在国内的需求越来越大，如图6所示为富士通半导体的28nm技术目标市场。“我们看到了这种需求，所以通过本届CICE展会和技术论坛展示这些有代表性的成功案例，希望富士通半导体的ASIC设计服务能够助力中国高端SoC设计的梦想照进现实。” 陈博宇后总结。 富士通半导体供稿 |
处理中...
