来源：OFweek电子工程网
时间：2014-07-30
OFweek 电子工程 网讯：随着 晶体管 向10nm、7nm甚至更小尺寸的发展，半导体行业面临着真正的材料选择困扰。基板、沟道、栅和接触材料都迫切需要评估。
“在14nm，10nm工艺时代，器件架构是确定的。”Intermolecular有限公司半导体部门高级副总裁兼总经理Raj Jammy表示，“大多数情况下采用FinFET架构，当然也有其它选项，如完全耗尽型绝缘硅(SOI)。”
对于10nm和7nm来说，Jammy认为高K值金属栅将占主导地位，但真正的挑战将是沟道本身。在10nm节点，锗(Ge)很可能成为沟道材料之一。“但当你加入锗时，会有一连串的问题出现。”Jammy指出。
他认为迫切需要解决的问题包括：
1) 需要哪种栅叠层与锗一起使用？
2) 锗的接触方案是什么？
3) 半导体业将如何在相同裸片上混合并匹配锗与硅沟道？
4) 半导体业将如何处理用于混合/匹配方案的工艺？
意识到半导体行业正面临着许多变化(例如HVM EUVL，450mm晶圆，3D架构，新的封装技术等)，Jammy认为整个行业通过精诚合作开展更具竞争力的研发非常重要，希望通过竞争前的合作研发程度地降低开发成本。
然而这不只是工艺和器件开发的问题。即将在2014年美西半导体设备暨材料展(Semicon West)上发表演讲的Jammy指出，物联网(IoT)催生了一整套新的应用，这些应用要求分布广泛的设备彼此间相互通信，进而产生和管理大数据，同时还要满足低功耗和高性能要求。
“这句话的真实意思是，为了半导体行业的健康发展，我们必须走到一起，提出极具成本效益的方法来开发下一代技术。根本没有其它方法能够让整个行业更高效地向前发展。”他还为尽可能标准化提出了充分的理由，以确保使用少的行业资源。
对于IMEC公司负责工艺技术的高级副总裁An Steegen来说，半导体业界发展蓝图总是在 芯片 功耗、性能、面积和成本之间寻求一种平衡。“当我们向10nm及以下发展时，为了能够在降低功耗的条件下获得所要的性能，你需要调整Vdd。”同样要在Semicon West的“Getting to 5nm Devices”小组会上发表演讲的Steegen表示。
她解释说，在20nm/14nm工艺时代，引入的完全耗尽型器件改进了器件的静电性能，因此支持Vdd的调整。为了进一步使器件向10nm/7nm工艺时代发展，Steengen认为必须同时提高器件的静电特性和性能。静电的改进可以引入全环栅(GAA)器件实现。
“使用异质沟道器件(如非硅沟道)是提高性能的一种技术。”Steengen解释，“采用这种方案后，可以用更高迁移率材料替代沟道中的硅，比如锗或铟砷化镓，见图1。”
图1：种III-V FinFET器件的TEM以单片形式集成在300mm硅晶圆上。来源：IMEC
IMEC近在III-V FinFET(NFET)方面取得一些关键性的突破。“锗也一直在用。”Steegen表示，“在向10nm或7nm发展的过程中，纯锗PFET无疑是极有价值的候选材料。”
图2：III-V晶体管的性能。来源：IMEC
