处理中...

首页 > 资料大全 > 解决方案 >

40G+BASE-KR4背板设计案例

40G+BASE-KR4背板设计案例
来源:与非网 时间:2012-06-04

设计简介:

通信交换系统背板设计,系统由多块业务版、交换板以及背板组成,系统总线带宽40G,单线速度10.3125Gbps,长度高达25.7in,单板带宽达到640Gbps。整个系统基于ATCA背板架构,底层链路传输采用IEEE 802.3ba 40GBASE-KR4 / 10GBASE-KR标准。

背板PCB设计参数:

电路板设计相关芯片 CS4322 BCM5674 CN5010 RTL8211CL PEX8112 BCM5482 BCM5396 BCM54680 EPM570 XC6VLX240T NL101024, S19250

电路板设计相关标准及模块 ATCA , 40GBASE-KR4, 10GBASE-KR, CEI-6G-LR, CEI-6G-SR, RGMII,RMII, MDI, XUI, RXUI,DDR3-1600,DDR2-533,QDR-300,TCAM

SI仿真参数


信号速率:10.3125Gbps
长走线:25.7in走线+2连接器+5过孔+1 AC电容

背板PCB设计难度:
信号速率高达10.315Gbps,信号需穿越业务板,背板,交换板,走线长度达到25.7in,并且需要经过以及两个连接器,和3-5个过孔,所以对走线的阻抗,过孔,连接器,板材的选取,工艺处理,背钻要求,有一项考虑不周,都会造成整个电路板设计的失败。本次在原有的10G信号设计经验上,对链路上的走线情况进行了进一步的优化分析,提高了PCB设计的性能,而且通过SI仿真技术的支持,保证了PCB设计的一次性成功。(拓展阅读:
电源IC采购 )

背板PCB设计总结:
汉普的多次高速背板设计都是一次性成功,其中SI仿真发挥了很大的作用,汉普在高速链路建模、优化,板材选型与评估,误码率评估,抖动分析,串扰控制,眼图分析,DFE/FFE参数控制等多方面都积累了大量的经验,在单线10Gbps速率下的背板设计中早已驾轻就熟,PCB设计时间大大缩短,PCB设计的可靠性也越来越有保证,也为汉普向更高的PCB设计速率迈进奠定了基础。

客户反馈:
整个PCB设计经客户调试,各个模块均到达设计要求,10.3125Gbps高速链路部分更是一次性成功,客户给予很大的肯定。

设计展示:
10GBASE-KR链路模型图:


SI仿真优化后的系统损耗:


SI仿真优化后的系统回路损耗:


链路的TDR波形:


SI仿真眼图输出:

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 22234次
2 1N4001 0.19MB 18146次
3 DAC1220E 0.95MB 16469次
4 EP1C6Q240I7N 2.47MB 16017次
5 GRM32RR71H105... 0.10MB 14200次
6 DR127-3R3-R 0.72MB 11881次
7 DMG2305UX-7 0.40MB 9451次
8 DS1337U+ 0.28MB 9231次
9 DMP2008UFG-7 0.24MB 9228次
10 DX4R105JJCR18... 0.26MB 9143次