处理中...

首页 > 资料大全 > 解决方案 >

华力微电子开发55纳米平台的参考设计流程

华力微电子开发55纳米平台的参考设计流程
来源:21ic 时间:2013-08-16

21ic讯 Cadence设计系统公司与上海华力微电子有限公司,今天共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程,它也是Cadence与上海华力紧密合作的结果。

在该流程中所使用的Cadence数字工具包括RTL Compiler、Encounter Digital Implementation 系统、Conformal LEC、QRC Extraction、Encounter Timing 系统、Encounter Power 系统和Physical Verification 系统。除了Cadence工具以外,全芯片流程彰显华力微电子55纳米库、存储器IP和IO功能特色。

“通过与Cadence紧密合作,我们可为客户提供基于Cadence和华力微电子先进技术的完整 55纳米参考设计流程,”华力微电子副总栽舒奇表示,“我们期待继续与Cadence合作为客户提供高品质硅晶的快捷径。”

“华力微电子公司自2010成立以来,有着令人印象深刻的成功纪录,并已成为Cadence 重要合作伙伴,”Cadence公司销售副总栽刘国军表示。“我们共同的努力帮助设计人员有效实施和验证他们设计的同时,又赢得产品投放市场的时间目标。”

热门推荐

更多 >
ESP32-S3 2022-03-16
RG200U 2022-03-16
USR-C322 2022-03-16

资料浏览排行榜

更多 >
商品名称 大小 浏览量
1 EPCS128SI16N 0.94MB 22220次
2 1N4001 0.19MB 18133次
3 DAC1220E 0.95MB 16457次
4 EP1C6Q240I7N 2.47MB 16000次
5 GRM32RR71H105... 0.10MB 14191次
6 DR127-3R3-R 0.72MB 11866次
7 DMG2305UX-7 0.40MB 9439次
8 DS1337U+ 0.28MB 9216次
9 DMP2008UFG-7 0.24MB 9215次
10 DX4R105JJCR18... 0.26MB 9129次