意法半导体通过CMP提供130纳米H9A模拟CMOS制程

 21ic讯 意法半导体(STMicroelectronics)与CMP(Circuits Multi Projets®)携手宣布即日起通过CMP向大学、研究实验室和设计企业提供意法半导体的H9A CMOS制程(130纳米光刻技术节点)，该样片试制服务可提供大量模拟器件和数字器件。晶片扩散工序在意法半导体法国Aix-en-Provence Rousset工厂完成。意法半导体正在以代工服务的形式向第三方提供这项制程，可用于制造现有的模拟器件平台或在超越摩尔应用领域取得的新的研发设计，如能量收集、自主智能系统以及家庭自动化集成系统。

CMP的服务目录增加意法半导体的H9A(及其衍生技术H9A_EH)制程基于双方合作取得的成功，此前，意法半导体和CMP通过意法半导体的Crolles工厂为大学和设计企业提供新一代和上一代CMOS制程，包括28纳米CMOS、45纳米(2008年推出)、65纳米(2006年推出)、90纳米(2004年推出)和130纳米(2003年推出)。CMP的客户还可使用意法半导体的28纳米FD-SOI、65纳米SOI和130纳米SOI(绝缘层上硅)以及130纳米SiGe制程。200余所大学和企业收到了意法半导体65纳米体效应和SOI CMOS制程的设计规则和设计工具。自CMP于2011年开始提供意法半导体28纳米CMOS体效应制程至今，100余所大学和微电子企业收到设计规则和设计工具，超过30片集成电路(IC)上线流片。从CMP推出28纳米FD-SOI后，30余所大学和微电子企业收到设计规则和设计工具。

CMP总监Bernard Courtois表示：“设计人员很希望使用这些制程设计IC，约300个项目采用了90纳米(2009年淘汰)设计，采用65纳米体效应的项目已超过350个。此外，已有60余个项目采用65纳米SOI设计，欧美/加拿大及亚洲的很多著名大学已接受CMP和意法半导体的合作服务。”

CMP多项目晶片代工服务让机构组织能够获得少量的通常是几十个至几千个先进IC芯片。现在，H9A设计规则和设计工具可供大学和微电子企业使用，首批申请正在批复中。首次流片预计于2013年9月，届时将为首批委托客户制造样片。

意法半导体将在下一代设计工具(DK)中提出ULP/ULQC器件(超低功耗、超低静态电流)解决方案，因为这是收集低能源和延长使用寿命的自主智能系统的一项技术要求。作为全球先进的 200mm晶圆厂之一，意法半导体Rousset工厂是卓越的低功耗与慢占空比技术服务中心，吸引学术科研界委托创新设计试制和研究合作，近期还将提供更多的特色服务。新一代技术将兼容现有的设计工具和制程，以保持代工服务的稳定，让有兴趣的大学和设计企业得以实施中长期产品规划。

H9A CMOS制程代工服务价格为2200欧元/mm²。