JEDEC发布DDR4存储器标准

　　全球微电子产业标准领导机构JEDEC固态技术协会于美国时间9月25日发布广为业界期待的DDR4内存标准。JEDEC DDR4 (JESD79-4) 内存标准的制定旨在提高性能与可靠性的同时降低功耗。因此，相较于此前的DRAM内存技术，DDR4代表着实质性的进步。新的DDR4 标准现可通过JEDEC官方网站免费下载。

　　DDR4标准提供了一系列创新性功能设计，旨在提高操作速度并支持在服务器、手提电脑、桌面电脑以及消费电子等多种产品上的广泛应用。在其诸多优势之外，该新标准的一个设计目标是简化迁移过程并支持全行业统一标准的采用。

　　为了帮助业界理解并及早采用DDR4标准，JEDEC将于10月30 - 31日在美国加州圣克拉拉市举办为期两天的DDR4技术培训会。

　　DDR4每管脚传输速率设定为每秒1.6千兆至每秒3.2千兆的初始目标。鉴于DDR3标准曾经超过了当初设定的每秒1.6千兆的目标速率，可以预料的是，在未来DDR4的版本更新时更高的传输速率等级可能被添加。其他与计划的速率等级紧密交织，支持设备性能与应用采纳的特性包括：DQ总线上的伪漏极开路输出接口、每个DQ每秒2，667MT及以上的降档模式、 存储库群架构、 内部生成的VrefDQ 以及改进的培训模式。

　　DDR4是带两个或4个可选存储库群的8n预取架构。该种设计允许DDR4存储器设备在每个单独的存储库群分别运行激活、读取、写入或刷新等操作。该设计还将提高总体存储器效率与带宽，特别是当所用存储颗粒较小时。

　　此外，DDR4的设计使得堆叠存储器件在整个技术生命周期内都可能是关键因素。多达8个存储器件的堆叠可能只有一个单一的信号负载。

　　负责该标准制定的JEDEC JC42.3小组委员会主席乔·麦克利指出：“JEDEC DDR4标准的发布是全球存储器件、系统、部件以及模组生产商多年不懈努力的结果。该项新标准将推动下一代系统实现更高性能，大幅度提高封装密度与可靠性，同时降低功率消耗。”