Mentor Graphics 提议基于图形的测试规范进行研究

    俄勒冈州威尔逊维尔市，2014年3月4日—Mentor Graphics（NASDAQ：MENT）今天宣布，为对基于图形的测试规范标准的标准化问题进行研究，公司已提议成立新的Accellera标准委员会。为深化此项工作，Mentor Graphics公司将把其现有的基于图形的测试规范格式作为技术捐赠奉献出来，以启动标准化工作。 

    “Mentor Graphics公司基于图形的规范化技术，以其快速彻底的覆盖设备状态空间能力，为验证领域带来了惹人注目的新价值，”SyoSil咨询公司的 所有人兼总经理 Peter Jensen 说。“这样，我们便可以在模块级采用UVM（通用验证方法学）进行传统的覆盖率驱动验证和在系统级采用嵌入式C测试程序进行智能软件驱动验证时，采用统一的基于图形的描述。” 

    “采纳先进的功能验证方法学在电子设计和验证效率的化方面是至关重要的。通过采用基于图形的测试技术，我们看到客户的生产率实现了10倍增加，”Mentor Graphics 副总裁兼设计验证技术部总经理 John Lenyo 说。“根据客户反馈，我们正在推进有关标准事宜的提议和推动工作，这不仅可为很多客户带来显著收益，而且还打开了技术创新的大门。”

基于图形的测试规范的诸多益处
    基于图形的测试规范可一举三得。首先，它可使编写和调试测试用例的时间压缩50%或以上。对于现有的基于约束的 SystemVerilog UVM 测试来说，验证工程师可利用基于图形的规范格式来描述完全相同的测试空间，不但代码行数不到原来的一半，而且还无需对测试意图进行任何修改。这也意味着测试代码本身的错误的数量有效减少，验证工程师可将注意力从调试测试代码转移到调试设计上来。

    其次，基于图形的测试规范格式支持多种设计语言和多种验证环境，可复用到设计意图和验证引擎中。无论对于用于模块级仿真的 SystemVerilog UVM 测试环境，还是对于用于系统级仿真的嵌入式C测试程序来说，均可采用相同的基于图形的测试规范。此外，它还可用于为微处理器指令集的验证生成指令，甚至还可用在 FPGA 原型设计和芯片验证等目标硬件上。

    第三，借助基于图形的测试规范的抽象性，在工具实施阶段，可根据验证需求采用不同的方法来应用该测试规范。比如，在验证项目的早期阶段，可根据基于图形的测试规范对某工具下达相关指令，以系统化的方式来执行该测试规范，从而快速提升功能覆盖率。在后期，可对该工具下达相关指令，以完全随机的方式来执行该测试规范，从而为回归测试的仿真集群（simulation farm）产生浸泡测试激励。

Mentor Graphics公司对基于图形的测试规范标准工作所做贡献
    对于验证来说，基于图形的规范格式并非新鲜事物。它以标准的巴科斯—诺尔范式(BNF)为基础，在IBM的倡导下，已在多家公司的自动化编译器测试中得到应用。其天然基本架构与典型的设计规范结构高度相似，需求映射简单明了。 Mentor Graphics公司捐赠了经过扩展的基于图形的规范格式，使得所有的标准环境，以及包括Verilog、VHDL、SystemVerilog、e、SystemC、C/C++、汇编码等在内的各种语言均支持 VLSI 设计验证。