14nm工艺制程竞赛：“六仙”过海 各显神通

摩尔定律即将敲响终止的音符，业界对于半导体业的前景也产生了各种看法，其中从大的方面，包括从工艺来看，在14nm之后如何往下走，包括10nm、7nm甚至5nm以及450mm硅片的进程等。显然时至今日尚没有非常清楚的路线图，但是硅基半导体之后采用什么材料仍值得人们期待。

英特尔：继续执行“Tick-Tock”发展策略

英特尔预计2014年导入14nm制程量产，2015年导入10nm制程，并计划于2017年达到7nm。

据英特尔已经公布的工艺路线图显示，在2013年时将实现14nm，之后能否继续遵循每两年尺寸缩小70%的工艺规则，至少到目前为止业界认为仍是难以确定。至此业界各家仅是表示工艺尺寸有可能缩小至7nm甚至5nm。

显然英特尔的说法不一样，仍显示出其头号芯片制造商的决心与信心。英特尔副总经理兼元件研究处长麦克(Mike Mayberry)在刚刚落幕的比利时微电子研究机构IMEC2013科技论坛演讲中确认，英特尔已确定10nm可于2015年量产。根据它的工艺技术路线图，英特尔重申继续执行“Tick-Tock”发展策略，也就是每两年对半导体技术制程进行大规模的升级。英特尔预计2014年导入14nm制程量产，2015年导入10nm制程，并计划于2017年可达7nm的先进水平。不过，Mike Mayberry还表示，英特尔也在研发10nm以下时可替代硅的新型半导体材料，如三五族化合物半导体等，希望能将半导体的性能发挥至极致。

众所周知，目前英特尔在移动智能终端芯片的软肋在于功耗，它坚持采用复杂的X86架构，基本上是延续电脑发展的思考模式，仅专注于产品的效能增减来试图降低功耗，而ARM的思路是采用大小核，根据不同的用途来选择。

英特尔执行副总裁兼架构事业部总经理浦大卫(DadiPerlmutter)近期在中国台湾举行的Computex贸易展会上接受采访时表示，英特尔与ARM在芯片耗电量和性能方面的竞争将结束，因为英特尔即将推出的基于Silvermont架构的移动芯片，在耗电量和性能方面都超过ARM速度快的内核Cortex-A15。

浦大卫表示，Silvermont芯片将通过改进电路和电源管理功能提高每瓦性能，Silvermont芯片将采用22nm工艺制造，采用效率更高的FinFET 3D晶体管结构。

新一代凌动“Silvermont”采用了全新的制造工艺和设计，提高了性能，降低了功耗。使用Silvermont微架构的智能手机用平台的开发代码为“Merrifield”，平板电脑用平台的开发代码为“Bay Trail”。Merrifield将从2014年季度开始供货，支持Android操作系统。平板电脑平台“Bay Trail-T”将于2013年秋季推出，支持Android和Windows 8操作系统。据称，Silvermont的图形处理性能提升到原来的3倍，还可以向高分辨率显示器输出影像，而且续航时间更长。Bay Trail除了可应用在平板电脑之外，还可应用在包括低价位二合一终端、笔记本电脑、显示器、一体型个人电脑等。

英特尔在2012年的研发费用相比于排名第二的高通多出7倍，它在2013年的投资将超过台积电。英特尔在2013年会将22nm的FinFET工艺生产用于移动设备中的凌动(Atom)芯片，2014年时还将扩展到14nm工艺中去。

IBM：FD-SOI是22nm强势候选技术

尽管SOI技术有优势，但继续往14nm及以下节点走时可能会遇到困难。

IBM公司半导体研发中心的副总裁Gary Patton近表示FD-SOI是22nm制程节点的强势候选技术。

目前有很多高性能应用中可能会需要使用FD-SOI技术。SOI是指在IC制造过程中采用硅+绝缘层+硅的硅片，这种结构方式的优势是可以减小器件的寄生电容，并改善器件的性能。

在部分耗尽型SOI结构中，SOI中顶层硅层的厚度为50nm~90nm，因此沟道下方的硅层中仅有部分被耗尽层占据，由此可导致电荷在耗尽层以下的电中性区域中累积，造成所谓的浮体效应。而FD-SOI可将位于顶层的硅层厚度减薄至5nm~20nm，这样器件在工作时栅极下面沟道位置下方的耗尽层便可充满整个硅薄膜层，如此便可消除在PD-SOI(部分耗尽层)中常见的浮体效应。

尽管SOI技术有优势，可以继续沿用现有的平面制造工艺，但是由于SOI硅片的成本至少高出10倍左右，再加上至20nm工艺时顶层硅的厚度已降至6.3nm，厚度精度控制在±0.5nm之间，因此继续往14nm及以下节点走时可能会遇到困难。目前参与SOI俱乐部的制造商有IBM、意法半导体、Soitec、格罗方德，设计服务公司有上海的芯原及另一家不知名的日本公司等，而真正用于量产的产品仅是意法半导体采用28nm工艺制程的SoC。

SOI工艺令人头疼的另一个问题是此种技术是否能适合在移动设备市场中使用，业界对于SOI晶体管的所谓“历史效应”和尺寸可微缩空间保持怀疑的态度，因此多年来SOI技术一直只在部分高端台式机处理器和其他高性能应用中才有应用，SOI中热的不良导体BOX层(埋入式氧化物层)导致的散热劣势应该也是其原因之一。

台积电：2014年推出16nm FinFET工艺

台积电的着眼点不仅在于工艺制程的缩小，同样也聚焦在CoWoS即所谓3D IC制造上。

台积电首席技术官兼研发副总裁孙元成在2013年4月已经透露其官方的CMOS工艺路线图，从2013年先进的20nm平面SoC开始，至2014年台积电将采用16nm节点的FinFET工艺制程，使用低供电电压，从0.8V降至 0.6V，从而使超低功耗处理器如ARMv8尽可能降低功耗至750毫瓦。接下来，台积电计划在2015年至2016年间，通过直写电子束或者极紫外光、EUV光刻技术将其FinFET的工艺提升至10nm节点，以提高35%的性能。

尽管台积电预计它的16nm FinFET与20nm制程仅差距一个世代，于2015年时推出，而它的10nm制程于2017年导入量产，但是与英特尔不断的工艺制程技术相比，可能仍有两年的差距。但是台积电在张忠谋的领导下，它的投资力度很大，而且业绩节节上升，所以台积电的龙头地位恐暂时无人能够撼动。

显然台积电的着眼点不仅在于工艺制程的缩小，同样也聚焦在CoWoS即所谓3D IC制造上，利用TSV等3D IC技术，将异质架构的多个芯片封装在一体。

目前，Xilinx(赛灵思)是台积电公布的代3D技术的客户。代3D技术也称作2.5 D硅中介(interposer)技术，用于整合多个FPGA和其他芯片。